Zen 6 añade soporte AVX512_BMM y prepara su salto a la IA de baja precisión

AMD acaba de mover ficha en silencio, pero el impacto será grande y está totalmente enfocado a la IA. Su última aportación al repositorio oficial de GNU Binutils confirma que Zen 6 ya está en fase de soporte por software y que llega con un añadido técnico que puede marcar un salto real frente a Zen 5. En concreto, hablamos del nuevo set de instrucciones AVX512_BMM, pensado para cálculos binarios y multiplicación matricial, que Zen 6 estrenará prometiendo un mayor rendimiento en IA. Un cambio discreto en apariencia, pero de enorme peso para todo lo que implica la Inteligencia Artificial.

La cuestión es simple: ¿por qué importa un parche en Binutils? Pues realmente lo es, y mucho, puesto que abre nuevas posibilidades en IA, logrando un mejor rendimiento en este apartado clave para el presente y el futuro.

AMD Zen 6 integrará AVX512_BMM: multiplicación y manipulación binaria sobre matrices para potenciar el rendimiento de sus CPU en IA

El parche es totalmente relevante porque este tipo de actualizaciones suelen anticipar las capacidades reales del silicio antes de su lanzamiento. En este caso, AMD ha añadido el identificador znver6 a las herramientas GNU, lo que implica soporte nativo para compilar código optimizado para Zen 6 desde este mismo momento.

Aunque esto es importante para que los dev comiencen a trabajar en este aspecto, lo más relevante es la introducción de AVX512_BMM (Bit Manipulation Matrix), una extensión que amplía el repertorio AVX-512 con operaciones de multiplicación y manipulación binaria sobre matrices de 16×16. Dichas instrucciones, denominadas en el documento como VBMACOR16x16x16, VBMACXOR16x16x16 y VBITREV, están diseñadas para cálculos lógicos complejos, cifrado y, sobre todo, inferencia neuronal de baja precisión, y ahí es donde AMD quiere golpear a Intel, o mejor dicho, responder.

Hasta ahora, Zen 5 había completado la transición hacia AVX-512, con soporte para conjuntos como VNNI y FP16, destinados a acelerar cargas de trabajo de aprendizaje profundo y cómputo científico general, algo que ha gustado mucho en centros de datos por motivos obvios.

Competir con Intel y NVIDIA en inferencia mejorando el rendimiento por vatio

En cambio, Zen 6 va un paso más allá y se adentra en la computación binaria pura, donde las operaciones lógicas y matriciales sustituyen a los números de coma flotante. Este cambio no es menor: las redes neuronales optimizadas para precisión binaria o INT4 reducen el consumo y multiplican el rendimiento por vatio, un terreno donde AMD aún debía mejorar frente a las arquitecturas híbridas de Intel y las soluciones dedicadas de NVIDIA a modo de GPU.

Siendo concretos y según el documento, el nuevo bit 23 del CPUID 0x80000021 (Zen 6) será la señal que delate a las CPU Venice, Medusa, Gator y Olympic sobre su capacidad de ejecutar estas instrucciones. Y no es un simple indicador: marca el inicio de una transición hacia procesadores x86 más preparados para ejecutar inferencias locales sin depender de aceleradores externos. En otras palabras, Zen 6 empieza a integrar, a nivel de hardware, una parte del cálculo que antes estaba reservada a las GPU o a las NPU.

Por tanto, más allá del número de núcleos totales o del IPC que veamos en la arquitectura Zen 6, la llegada de AVX512_BMM apunta a un cambio de dirección en el diseño de AMD: integrar en la CPU parte del trabajo de inferencia que antes delegaba en la NPU y sus aceleradores Instinct. De hecho, este movimiento es la respuesta a Intel AMX a modo de versión binaria y simplificada. Como vimos hace meses, el rendimiento de los Xeon con AMX es brutal, y por tanto, es muy útil en IA, algo que AMD ahora va a poder contrarrestar.

Si Zen 5 fue la base del vectorizado completo, Zen 6 puede ser la piedra angular del procesamiento binario dentro de la arquitectura x86. Es cierto que Intel con AMX usa bloques matriciales dedicados, pero AVX512_BMM es una respuesta sólida a base de reutilizar registros vectoriales tradicionales que parten de AVX512 “tradicional”.

Por lo tanto, queda por ver cómo rendirán los EPYC Venice frente a los Xeon, una nueva lucha en IA que enfrentará a Zen 6 con Diamond Rapids y a AMX con AVX512_BMM, algo sin duda apasionante por las diferencias entre estas dos instrucciones vectoriales.