TSMC acelera CoPoS para responder al avance de Intel con EMIB-T en packaging para chips de IA

TSMC se ha puesto en modo alerta, y no está reaccionando con una sola maniobra, sino con dos. La primera ya es oficial: seguir estirando CoWoS para meter más chiplet y más HBM dentro del mismo paquete. La segunda, de momento, se mueve en informes de industria: preparar CoPoS como siguiente salto cuando el formato basado en oblea empiece a quedarse corto para los encapsulados de IA más grandes. La presión viene de Intel EMIB-T porque los azules ya no están vendiendo solo packaging “alternativo”, sino una vía concreta para escalar más allá del límite de retícula sin depender de un interposer completo del tamaño de todo el paquete, y claro, la respuesta de TSMC es acelerar, precisamente, CoPoS.

Lo que parecía más un intento de sacar la cabeza del agua ha terminado siendo una salida más que interesante para Intel. Y no es que sus rivales en el mercado no les tuviesen en cuenta o en serio, sino que no esperaban que tantos de sus clientes fuesen a parar a las faldas de los azules, y claro, toca apretar el acelerador.

TSMC tendrá que acelerar CoPoS para frenar el empuje de Intel con EMIB-T y no perder cuota de mercado y clientes

Por contextualizar un poco y que no suene a chino lo que vamos a hablar, CoWoS, en el caso de TSMC, es una familia (recalco familia) ya desplegada de packaging, del cual hemos hablado mucho. Su variante CoWoS-S usa interposer de silicio y TSMC lo sitúa en hasta 3,3x reticle con unos 2.700 mm² de área total, lo cual es importante de comprender.

CoWoS-R cambia a un interposer RDL de polímero y cobre, con pitch mínimo de 4 μm (2 μm de línea y 2 μm de separación). CoWoS-L mezcla un interposer RDL con LSI (Local Silicon Interconnect) embebido y puede integrar eDTC para gestionar mejor la alimentación en productos HPC grandes. Comentamos esto por encima ya que TSMC dice de forma explícita que va a ampliar el tamaño de los interposer para soportar más HBM, más ancho de banda y más potencia de cálculo, que es justamente lo que está haciendo Intel.

Y claro, ahí es donde aparece CoPoS, que parece una variante más barata y simple de SoW. No está documentado por TSMC al mismo nivel que CoWoS en una ficha de producto pública, así que aquí hay que ser precisos: lo que hay son reportes variados del ecosistema de panel-level packaging.

Los de Taiwán mantienen un alto secreto sobre la respuesta directa a los estadounidenses

Esos reportes que se han mencionado describen CoPoS como “Chip on Panel on Substrate”, una evolución “cuadrada” de CoWoS-L y CoWoS-R con el enfoque de SoW, que sustituye la oblea redonda por un panel rectangular. De hecho, se habla de 310 x 310 mm, prueba piloto en este mismo 2026 y producción en masa entre 2028 y 2029. La ventaja industrial que busca TSMC con CoPoS frente a Intel EMIB-T es fácil de suponer: más superficie útil, menos pérdida en bordes y mejor eficiencia de salida cuando el packaging sigue creciendo.

Intel intenta entrar justo por esa grieta con EMIB-T. Su propuesta mantiene el Silicon Bridge embebido en el sustrato, pero añade TSV a ese bridge para mejorar la entrega de energía. Intel sostiene que EMIB-T evita el interposer completo, simplifica parte del flujo y escala de más de 8x reticle en 2026 a más de 12x en 2028.

En su propia hoja de ruta habla de paquetes de unos 120 x 120 mm con 12 HBM y más de 20 bridges en 2026, y de más de 120 x 180 mm, más de 24 HBM y más de 38 EMIB en 2028. Synopsys, trabajando con Intel Foundry, también sitúa el problema en encapsulados de hasta 120 x 180 mm y más de 30 bridges. La respuesta de TSMC, por tanto, no pasa por abandonar CoWoS, sino por exprimirlo más y, en paralelo, preparar CoPoS para el momento en que el tamaño, el coste y el aprovechamiento del área empujen a pasar de wafer a panel, con está haciendo Intel con EMIB-T.

Por tanto, y como conclusión, podemos decir sin riesgo a duda que los azules están atacando el cuello de botella del interposer gigante y por ello, TSMC está respondiendo ampliando CoWoS y abriendo la puerta a un formato panelizado para seguir escalando paquetes de IA con más HBM y más chiplet. ¿Será un golpe que cambie el destino de los azules en packaging de cara al final de la década? De momento, TSMC ha tenido que reaccionar, y eso es mucho decir.