La arquitectura RISC-V alcanza los 10.000 millones de núcleos enviados

Calista Redmond, directora general de RISC-V International, anunció durante la Embedded World que actualmente hay diez mil millones de núcleos RISC-V en el mercado, lo que marca un hito para la compañía y una arquitectura que se postula como un serio rival de las arquitecturas x86 y ARM.

Calista dijo que los estándares abiertos son la clave: "Linux está haciendo esto por el software y nosotros lo estamos haciendo por el hardware. Estimamos que hay 10.000 millones de núcleos RISC-V en el mercado".

Como referencia, la arquitectura ARM tardó 17 años en alcanzar este hito en 2008, mientras que RISC-V "solo" ha tardado unos 12 años.

La directora también reveló que se espera que la cantidad de núcleos de CPU RISC-V disponibles en el mercado alcance una cifra de 80.000 millones en 2025. Es decir, que han tardado sobre 12 años en alcanzar el hito de los 10.000 millones, y ahora en 3 años esperan un boom que sume 70.000 millones de núcleos RISC-V adicionales en el mercado.

El 21 de junio, RISC-V International también anunció la aprobación de las primeras cuatro especificaciones y extensiones para 2022: Efficient Trace (E-Trace), Supervisor Binary Interface (SBI), Unified Extensible Firmware Interface (UEFI) y la extensión de multiplicación pura Zmmul.

• E-Trace define un enfoque altamente eficiente para el rastreo del procesador que utiliza un rastreo de ramas, ideal para depurar cualquier tipo de aplicación, desde pequeños diseños embebidos hasta ordenadores súper potentes. La documentación de E-Trace para RISC-V especifica las señales entre el núcleo RISC-V y el codificador (o puerto de entrada), un algoritmo de rastreo de ramas comprimido y un formato de paquete para encapsular la información de rastreo de ramas comprimido. El desarrollo y la ratificación de esta especificación fueron dirigidos por Gajinder Panesar de Picocom y el grupo de trabajo E-Trace de RISC-V.

"RISC-V SBI ofrece a los desarrolladores un recurso igualmente crítico", añadió Himelstein. "La capacidad de portar software en modo supervisor a todas las implementaciones de RISC-V, lo que esencialmente permite a los desarrolladores escribir algo una vez y aplicarlo en todas partes".

• La especificación SBI establece una capa de firmware entre la plataforma de hardware y el núcleo del sistema operativo mediante una interfaz binaria de aplicación en modo supervisor (modo S o VS). Esta abstracción permite servicios de plataforma comunes a todas las implementaciones del sistema operativo RISC-V. Muchos miembros de RISC-V ya han implementado la especificación SBI de RISC-V en sus soluciones RISC-V, por lo que la ratificación de la especificación garantizará un enfoque estándar en todo el ecosistema RISC-V, asegurando la compatibilidad. El desarrollo y la ratificación de esta especificación fueron dirigidos por Atish Patra, de Rivos, con el trabajo realizado en el Comité Directivo Horizontal de la Plataforma.

"UEFI es un elemento crítico de cualquier sistema", dijo Himelstein, "En algunas aplicaciones, puede sustituir al software básico de la BIOS".

• Los protocolos UEFI llevan los estándares UEFI existentes a las plataformas RISC-V. El desarrollo y la ratificación de esta especificación fueron dirigidos por Sunil V L, de Ventana Micro, y Philipp Tomsich, de VRULL GmbH, con un trabajo realizado en el Grupo de Trabajo Técnico de Software Privilegiado.

"Para muchas aplicaciones de microcontroladores, las operaciones de división son demasiado infrecuentes como para justificar el coste del hardware del divisor", explicó Himelstein. "La extensión RISC-V Zmmul beneficiará especialmente a los núcleos blandos de FPGA sencillos".

• Zmmul Multiply Only permite implementaciones de bajo coste que requieren operaciones de multiplicación pero no de división y forma parte de la especificación RISC-V Unprivileged. El desarrollo y la ratificación de esta extensión fueron dirigidos por Allen Baum, con el trabajo realizado en el Comité de ISA sin privilegios.

vía: MyDrivers