Esta es la primera imagen (Die Shot) de Intel Lunar Lake, una auténtica obra de arte de la arquitectura de las CPU

Lanzados ya los procesadores de Intel Lunar Lake y reviews de por medio no queda mucho de qué hablar sobre rendimientos, consumos o eficiencia. Pero en cambio, sí que podemos abordar la arquitectura desde otro punto de vista interesante, ya que hoy tenemos la primera imagen die shot para Lunar Lake, revelando cosas interesantes más allá de lo que presentó Intel. ¿Qué oculta esta obra de arte de la arquitectura de CPU?

Si bien tanto Qualcomm como Apple tienen sus opciones arquitectónicas encima de la mesa, la de los primeros parece un poco más caótica como vimos a principios de semana, mientras que la de los de Cupertino es todo mucho más armónico. Ahora llega Intel y presenta una maravilla que conviene deleitar teniendo en cuenta que está formada por Tiles en un mismo silicio.

Intel Lunar Lake, el die shot evidencia lo complicado de la arquitectura a base de Tile

Como Intel ha "modificado" el concepto de Tile con Lunar Lake, ya que ahora no solamente habla de algo físico, sino lógico (también llamado Clúster), podemos ver cómo han unido todas las partes dentro de un solo silicio (Compute Tile) y Base Tile. Realmente es una obra de arte de la más fina ingeniería. De izquierda a derecha vemos los P-Core en su clúster, donde la L3 se sitúa en medio de todos y aparte, el P-Core de abajo a la derecha está desgranado internamente.

Vemos la proximidad de la L2 con la L3, y la L1 pegada a la L2 con sus Load y Store anexos. Saliendo de este clúster (Compute Clúster) vemos las interconexiones hacia la SLC y hacia el NOC, el cual está optimizado para mejorar la latencia en cachés hacia el controlador de memoria que se encuentra en la parte central-derecha y arriba. Se pueden ver conectados también los PHY entre los tres clústeres (Compute Clúster, SLC e IMC).

Justo en el centro de la imagen tenemos los 4 E-Core con su L2 compartida. Cada uno de ellos tiene acceso a dicha caché, y podemos ver las distintas partes del L1I y L1D. La posición de este clúster es clave, ya que es rodeada por el NOC, está físicamente muy cerca del IMC y de los P-Core, pero también del DCL y la NPU.

La GPU se inspira en el Clúster de los P-Core

El diseño es muy simétrico y eso no es fácil de conseguir en una arquitectura con dos tipos de núcleos para CPU y una GPU que tiene justo en medio una NPU. Esta NPU muestra perfectamente sus 6 Motores de Cómputo Neuronales, o NCE, donde también tienen acceso al NOC de forma directa, y además, está conectada con la caché de la GPU para apoyarse en ella si fuese necesario en el cálculo y resolución de ciertos datos para IA.

La caché de la GPU divide al Compute Tile casi en dos mitades: todas las comentadas y los núcleos Xe2. Estos siguen el mismo patrón que los P-Core, donde el Media Engine divide los clústeres de 4 Cores con la ventaja que todos tienen acceso directo a la caché específica para ellos.

Por último, y no menos importante, en la parte inferior de la imagen podemos ver la interconexión hacia al Base Tile y este Compute Tile mediante un PHY de silicio a modo de puente para Foveros. Como se puede ver, y aunque la imagen no lo especifique, la parte de silicio debajo de los P-Core es el IPU (Image Processing Unit), el cual es una gran ventaja de Intel frente a sus competidores, porque permite procesar imágenes y vídeo, así como reconocimiento de objetos, con un consumo mínimo, donde permite apagar los P-Core y usar los E-Core si fuese necesario, pero no es obligatorio.

La segunda imagen integra el SoC Tile al completo, el cual no está desgranado. A la derecha y en otro color vemos el silicio Dummy, es decir, es usado como Dark Silicon para rellenar la parte del rectángulo que es el SoC al completo y lógicamente no está grabado.