El futuro de los procesadores Intel se llama Hyperchip: así construirán procesadores modulares

No hay ninguna duda que el futuro de las CPU son los procesadores disgregados o separados en varios chiplets. Las ventajas de ello son varias: desde poder combinar varias litografías en un mismo diseño hasta poder superar los límites de tamaño permitidos. Sin embargo, uno de los conceptos más importantes de Intel en los años venideros es el Hyperchip de Intel. ¿En qué consiste y qué beneficios tendrá?

Uno de los mayores problemas a la hora de hacer un procesador disgregado, ya sea de propósito general como una CPU, de dominio específico como una GPU o una combinación de ambos, es la comunicación. Y es que al separar los elementos no solo se crea latencia, sino también se aumenta el consumo energético. Es en este punto donde entra en juego el Base Chip o Interposer, el cual es otra pieza semiconductora encargada de comunicar los diferentes chiplets y a veces, incluso, se le añaden funciones extras. Pues, bien, el YouTuber Coreteks ha rescatado para su último vídeo un concepto ya viejo para Intel, pero que nos ha parecido interesante comentar.

¿Qué es el Hyperchip de Intel?

Pues no es otra cosa que un concepto, el cual aparece en una aplicación de patente de Intel, pero que es ciertamente interesante y que podría darnos una pista acerca de cómo la empresa hoy liderada por Pat Gelsinger podría enfocar sus procesadores en el futuro. Básica y llanamente el concepto de Hyperchip no es nuevo. Y es que ya lo hemos visto ejecutado en otros productos recientes lanzados al mercado, como es el Xeon Sapphire Rapids o el AMD Instinct MI300.

Y es que el Base Chip o Interposer tiene también un límite en su tamaño, además, cuando más grande es un chip menor es la velocidad de reloj a la que puede funcionar. Por lo que la solución más clara se encuentra en no usar un solo interposer, sino varios de ellos interconectados entre sí. De tal manera que se pueden crear varios módulos distintos y diferentes configuraciones según las necesidades de cada cliente o la aplicación a la que van dirigidos.

La trampa, sin embargo, se encuentra en la forma en la que comunicamos los diferentes Interposers del Hyperchip, y la forma de hacerlo es añadiendo un chip adicional en una configuración 3D integrada o en vertical, es decir. Dejan de ser el chip base para darle el testigo a otro, el cual tiene todos los pines de emisión y recepción de datos para comunicar entre sí a los diferentes Interposers, los cuales tienen encima los diferentes chiplets.

Si bien esto puede parecer contraproducente, lo que hay que tener en cuenta que cada interposer tiene una comunicación interna en exclusiva con los chiplets que se encuentran encima del mismo. Por lo que la comunicación del Base Die se reduce a la intercomunicación entre los diferentes interposers, sin embargo, dicho planteamiento presenta ciertas dificultades.

¿Qué aplicaciones tiene?

Pues el hecho que le permite a Intel escalar hacia arriba y abajo el número de núcleos y no solo eso, sino que puede crear diferentes interposer para distintos tipos de Hyperchip, en el que cada uno de ellos es un módulo, de tal manera que podemos tener:

• Una Compute Die basada exclusivamente en P-Cores.
• Otra totalmente distinta que se base en E-Cores.
• ¿Necesitas procesamiento especializado en Inteligencia Artificial? Pues puedes tener un Interposer para ello.
• Quizás necesites una serie de aceleradores para criptografía, pues puedes tener un Interposer con ellos.

Como se puede ver, las posibilidades son muchas y no hace falta que se aplique solamente en servidores, sino que tienen su salida también en CPU y GPU para PC e incluso para móviles. Por lo que no dudéis de que vais a acabar viendo este concepto y que los chips de Intel serán cada vez más modulares y combinando varias litografías distintas.

Fácil sobre el papel, difícil en la ejecución

El problema de las aplicaciones de patente es que suelen presentar ideas que, si bien pueden parecer genéricas, más bien muestran soluciones propietarias. Es decir, la patente no habla de que Intel ha patentado los chips de varios interposers, sino la forma en la que ellos piensan implementar la idea.

Sin embargo, esto plantea una serie de problemas, especialmente si hablamos de construir un Hyperchip construido por varios interposers que acceden a la misma RAM en el que cada uno de los componentes han de estar comunicado, pero no solo para transmitirse datos, sino también para informarse de la situación de la memoria RAM. Es decir, lo que llamamos coherencia de memoria, y que consiste en que si un elemento hace un cambio en una dirección de la misma, entonces el resto de componentes han de tener actualizada la información de esos datos, en especial las copias que se almacenan en la caché.

El otro problema es la localización de los datos. Si una información se encuentra en la RAM conectada al primer Interposer, entonces el resto de los Interposer tardarán mucho más en obtenerla afectando al rendimiento. Por esto se hace necesario copiar la información a la RAM más cercana del procesador que la quiere ejecutar. Pues bien, todo ello son desafíos que Intel tendrá que solucionar si no quiere que dicho concepto se le vuelva en su contra, y creednos, no lo tendrán nada fácil.