El Apple M3 Ultra podría ser un chip monolítico de más de 800 mm2 al carecer de la interconexión UltraFusion

Apple enfrenta un problema bastante curioso que tiene también a NVIDIA preocupada, y todo tiene que ver directamente con TSMC. Como viene siendo habitual desde que los de Cupertino lanzaron el primer SoC Mx Ultra, estos se han caracterizado por ser duales, es decir, no es un único SoC, es la unión de dos de ellos mediante la interfaz de interconexión UltraFusion. Pues bien, un rumor con bastante base afirma que Apple no optará en el M3 Ultra por un diseño dual, sino que será un chip monolítico, y esto representa un problema.

Toda empresa que trabaje con TSMC en estos momentos presenta un problema en sus chips de gama extrema, sobre todo para PC y servidores. Y es que los taiwaneses están atascados en los nodos de 3 nm y 4 nm con tecnología EUV, lo que representa una densidad máxima de transistores debido al tamaño máximo que pueden grabar los escáneres de ASML en sus matrices, lo que deja también a Apple en una encrucijada.

El problema de las matrices de TSMC y ASML en los escáneres

Si bien es cierto que el M1 Max tampoco la presentaba, el rumor afirma que el M3 Max está cerca del límite que permite TSMC con la tecnología de ASML. Para centrar el debate, datos encima de la mesa. El N3B y el 4NP de TSMC están limitados por el tamaño máximo de grabado de los escáneres de ASML, que como ya vimos hace tiempo, es de 858 mm2 en su segunda versión, siendo en la primera 800 mm2.

Esto deja las cosas así actualmente:

• NVIDIA B200 -> TSMC 4NP sobre 830 mm2, no está confirmado, son dos SoC juntos, así que el área descrita es para uno realmente. Tiene 208 billones de transistores, 104 billones por SoC.
• NVIDIA GH100 -> TSMC 4N con 814 mm2 obteniendo 80 billones de transistores.
• NVIDIA GA100 -> TSMC 7N con 826 mm2 conteniendo 54,2 billones de transistores.
• Apple M3 Max -> TSMC N3B con un área de entre 600 mm2 y 700 m2, no está confirmado, pero tiene 92 billones de transistores.
• Apple M3 Ultra -> TSMC N3B ¿monolítico o dual SoC MCM?

Como es evidente, el M3 Ultra sería solamente un poco más grande que el M3 Max, y esto deja claro que la diferencia de rendimiento sería mínima si fuese un chip monolítico.

El M3 Max no presenta interconexión UltraFusion, ¿cómo van a crear el M3 Ultra?

Si miramos el M2 Max y el M2 Ultra, como pasó con el M1 Max y el M1 Ultra, lo que veremos en sus die shoot es la inclusión de la interconexión UltraFusion. Esta es evidente viendo el silicio y dejaba la puerta abierta de forma muy clara para las versiones Ultra, pero....

El M3 Max no la incluye. Por lo tanto, y viendo la disposición de elementos de Apple con el diseño de dicho M3 Max, queda claro que UltraFusion no va a ser la opción escogida por Apple, y según el rumor, el M3 Ultra simplemente será un chip monolítico con la mayor área disponible para el N3B, donde Apple escalará las unidades hasta donde le deje la física.

Pero... Hay otra posible opción. El M2 Ultra con UltraFusion obtuvo un ancho de banda interno de solo 2,5 TB/s, lo que comparado con el B200 de NVIDIA como GPU palidece si tenemos en cuenta que el C2C de los verdes logra 10 TB/s en peak, con 8 TB/s sostenidos, y en NVLink ostenta casi 2 TB/s entre distintos C2C.

Dicho esto, no quitamos validez al rumor, pues creemos que es en gran parte correcto desde el punto de vista del silicio, porque UltraFusion no está presente pero... ¿Y si Apple crea un M3 Ultra con arquitectura MCM y una interconexión entre chiplets tipo AMD Infinity Fabric (Fanout Links), Intel EMIB o NVIDIA C2C?

¿Y si Apple se marca un NVIDIA y usa CoWoS-L en el M3 Ultra en vez de hacerlo monolítico?

Optaría por un interposer basado en TSMC InFO_LSI con un ancho de banda ultra alto de nueva factura. No hay que obviar que el M1 Ultra y el M2 Ultra ya usan la tecnología CoWoS-S de TSMC, salvo que Apple tenía su propia interconexión, al cual, ahora podría hacerse mediante CoWoS-L, la cual engloba a CoWoS-S más InFO_LSI.

¿Por qué creemos todo esto? En primer lugar, porque Apple necesita pegar otro puñetazo en la mesa con un M3 Ultra muy potente, en segundo lugar, por todo lo comentado de las áreas, y por último, porque CoWoS-L permite TIV (Through Interposer Via) o TSV, al gusto del diseñador, para las entregas de señal y energía, con altas frecuencias y velocidades de transmisión.

Pero, ¿de cuánta velocidad estamos hablando? Bueno, esa es la gran pregunta. Lo único que sabemos a ciencia cierta es lo que desveló GUC con la HBM3: 8,6 Gbps para la memoria con GLink-2.5D alcanzando los 5 TB/s bajo CoWoS-S, que no L.

Pues bien, NVIDIA usa en Blackwell CoWoS-L, y según TSMC, es lo óptimo cuando se usan chips grandes por sus bondades. Si NVIDIA puede alcanzar con C2C hasta 10 TB/s, nada hace pensar que Apple no puede hacer algo similar con diseño propio y mantener los mismos 8 TB/s sostenidos que los verdes, si es que es necesario, que no lo parece, pero una cifra inferior que sea solvente ayudaría a mantener la eficiencia energética en mejor rango.

¿Es el camino que tomará Apple? O, en cambio, ¿será el M3 Ultra un SoC monolítico como afirman los rumores?