AMD Zen 6 y Zen 7 tendrán la caché vertical bajo el CCD: ¿se adelantan los tres tipos de 3D V-Cache 3.0?

Las últimas y nuevas filtraciones sobre Zen 7 confirman que AMD mantendrá la misma estrategia de caché vertical que en Zen 6, es decir, que los rojos seguirán utilizando un sistema de apilado 3D V-Cache situado bajo el CCD. Esto abre las puertas a una configuración que permite conservar la eficiencia térmica y la estructura general del encapsulado sin introducir cambios de diseño general, pero también permitiría adelantar los tres tipos de 3D V-Cache que vimos en una patente.

Este enfoque no es nuevo: se trata de una tecnología ya probada por AMD desde las GPU Instinct MI200 y que también se implementará en toda la gama Zen 6, debutando este año con Zen 5 y el impresionante Ryzen 7 9800X3D que domina el mercado. Por lo tanto, la rama continuista abre la puerta de par en par a una personalización según el tipo de CPU que se quiera fabricar.

AMD Zen 6 y Zen 7 usarán su caché vertical bajo el CCD como ocurre ahora con Zen 5

En ambos casos, se emplean puentes de silicio extremadamente delgados (Silicon Bridges) combinados con interposers orgánicos RDL, una solución más sencilla y económica que los grandes interposers de silicio a modo de Base Tile que Intel usa en sus procesadores de cliente. Dando un poco de contexto y a modo de resumen de lo que vimos largo y tendido la semana pasada, todo se basará en estos SB (fabricados por UMC) y en FOEB (Fan-Out Embedded Bridge) desarrollada por SPIL.

Gracias a ello, la capa de caché apilada continúa funcionando como una extensión directa del chiplet, maximizando el ancho de banda entre la memoria y los núcleos, pero con ambas tecnologías se reduciría la latencia y bajaría el consumo final, sin apenas impacto en los costes finales.

Esto significa que Zen 7 heredará el mismo tipo de V-Cache que Zen 6, tanto en disposición como en rendimiento térmico, lo cual, abre la puerta de par en par en el hecho de que a finales de 2026 podríamos ver la primera de las aplicaciones en los Ryzen 11000 X3D.

Si Intel introduce caché vertical en Nova Lake para portátiles gaming, AMD tiene con qué responder

Y aquí, salvando la confirmación de que Zen 6 y Zen 7 tendrán su caché vertical bajo el CCD y por encima del Silicon Bridge, tenemos que hablar del siguiente paso: la personalización. Aunque se dice que AMD podría usar tanto SB como FOEB en todos y cada uno de los productos que disponga en el mercado, sea CPU, GPU o acelerador, incluso en las gamas bajas, puesto que la implementación es sencilla y barata, la realidad es que se esconde una estrategia mejor con la caché vertical.

Y es que, si la patente de marras se lleva a cabo, y todo vuelve a apuntar en que será así tras esta confirmación, podríamos ver tres tipos de implementaciones según el sector en concreto. Para contextualizar la imagen superior y recordando lo que dijimos, me cito teniendo en cuenta que Zen 6 llevará N2P de TSMC con, presumiblemente, BSDPN, lo que cierra el círculo de hoy con Silicon Bridge, Hybrid Bonding y FOEB:

• F2B Piring Die Back, ambos dies con BPR (1700A) -> la entrega de energía se hace desde la parte posterior del die inferior (caché L3) suministrada previamente a la DDR5 o DDR6 directamente desde el interposer por medio de TSV, y se conectan al die superior mediante uniones híbridas. Es decir, el die superior está unido a la parte trasera del die inferior para entregar la energía.

• F2B Top Die Back, solo el die inferior entrega la energía (1700B) -> Aquí el die inferior está conectado a la parte trasera del die superior, donde la energía fluye desde la parte trasera del primero hacia el segundo.

• F2B Top Die Back, donde ambos tiene BPR (1700C) -> tanto cache die como el die con núcleos tienen BPR en su parte trasera con redes propias de energía, lo cual deja claro que el AID, en este caso la DDR6, entregará todo lo que necesiten ambos.

¿Caché vertical específica para cada tipo de producto o una general como hasta ahora?

En otras palabras, los Ryzen 11000 X3D de PC podrían tener, si AMD adelanta la patente de Zen 7 a Zen 6, una específica, las versiones para Medusa Halo tendrían una concreta y única destinada a maximizar el rendimiento con su increíble GPU, y los aceleradores podrían disponer de otra dedicada a la IA, o bien, si no fuese necesario, los nuevos SoC de consolas tendrían esa opción. También cabe la posibilidad de que AMD se decante por una de las tres versiones y la implemente en todos los productos que considere o elijan sus socios externos.

Sobra decir que Xbox Magnus con caché vertical o la PS6 con un SoC X3D es algo que a más de uno le pondría muy contento, y que, confirmada la información sobre Zen 7 y su caché bajo cada CCD, es más que probable que lo veamos más pronto que tarde.

Parece, en primer momento, que todo dependerá de Intel y Nova Lake, porque si son competitivos como se espera, AMD tendrían que lanzar lo mejor que tenga en ese momento, y esto pasa por aplicar la tecnología que vimos en dicha patente en cuanto a caché vertical destinada al gaming.