AMD da pistas sobre Zen 6 gracias a sus EPYC Venice: +30% de densidad de hilos y +70% en rendimiento por vatio

Acabamos de toparnos con una diapositiva filtrada de AMD que coloca a los EPYC Venice bajo Zen 6 con un +30% en densidad de hilos y un +70% en rendimiento por vatio frente a Turin, y claro, algunos se han echado las manos a la cabeza con estos datos tan impresionantes. De hecho, para quien no siga la evolución de estas arquitecturas puede parecer un salto exagerado, y por eso queríamos analizar cómo llega AMD a esas cifras y qué hay realmente detrás de ese incremento densidad e hilos y esa subida tan marcada en eficiencia. ¿Cómo logrará AMD llevar a EPYC Venice con Zen 6 a esas impresionantes cifras?

Tenemos que partir de una base que llega desde las filtraciones, puesto que confirmación sobre el hardware como tal no hay. Hablamos de un salto en CCD que los lleva hasta los 32 Cores y donde en las CPU EPYC Venice más potentes tendremos 8 de ellos con un reparto realmente interesante al incluir dos IOD. Además, recordemos que Zen 6 llegará en el N2P de TSMC, y esto en conjunto explica las dos cifras comentadas, pero entremos en detalles más profundos para comprenderlo.

AMD muestra una diapositiva de Zen 6 con EPYC Venice donde afirma unos datos de densidad y rendimiento por vatio de otro nivel

Lo primero es entender el +30%. No habla de tamaño físico ni de transistores, AMD habla de hilos por CPU, es decir, densidad de hilos por procesador. Turin llega a 192 núcleos y 384 hilos, mientras que Venice sube a 256 núcleos y 512 hilos. La cuenta es directa.

256 dividido entre 192 son 1,33. Eso equivale a un +33%, y AMD redondea ese mensaje en la diapositiva como un +30% de densidad de hilos. El salto no sale de hacer el procesador más grande, obviamente, sale de reorganizarlo para que puedan entrar más núcleos efectivos dentro del mismo formato de servidor.

El segundo punto es la arquitectura. Turin utiliza 12 CCD de 16 núcleos y un único chip de entrada y salida (IOD) que coordina memoria, comunicaciones y todo el tráfico interno. Zen 6 con EPYC Venice cambia la estructura por 8 CCD de 32 núcleos fabricados con un proceso más avanzado (TSMC N2P) y añade 2 IOD para sostener el nuevo techo de 256 núcleos.

Este reparto en 2 bloques (cuatro CCD para cada IOD y estos interconectados con un nuevo SerDes Infinity Fabric o, presumiblemente, Infinity Fanout Link) permite alimentar mejor a tantos núcleos y evita cuellos de botella. El diseño no crece en número de piezas, pero cambia de proporción para que cada parte del procesador trabaje con más margen. Por lo tanto, esto explica cómo AMD con Zen 6 EPYC Venice va a conseguir esa cifra de +30% de densidad.

El rendimiento por vatio tan brutal necesita de algunas explicaciones extra

El +70% en rendimiento por vatio necesita más contexto. EPYC Venice utiliza un proceso de fabricación comentado, el N2P, que permite que cada núcleo consuma menos energía para hacer el mismo trabajo y ejecute más instrucciones por ciclo debido al salto de la arquitectura en IPC. Esto quiere decir que una CPU con la misma potencia puede rendir más, o que una con más rendimiento puede mantener un consumo similar o inferior. Es el llamado PPA dentro del sector de los semiconductores. En CCD grandes como estos, masivos con 32 Cores por cada uno, la diferencia se nota de forma clara.

A eso sumamos las ganancias de la arquitectura Zen 6. EPYC Venice añade un +33% de hilos respecto a Turin y arrastra una mejora de IPC que puede rondar el +15% según las últimas filtraciones. Si combinamos ambos factores, el rendimiento bruto por CPU puede llegar aproximadamente a un +50% antes incluso de hablar de eficiencia energética.

La parte eléctrica es la que completa el cuadro. Los CCD de EPYC Venice consumen menos por núcleo que los de Turin gracias al proceso N2P y a que hay 8 CCD en lugar de 12. Aunque el sistema tenga ahora 2 IOD en vez de uno, ese aumento de consumo fijo no pesa tanto como la reducción global en los CCD de cómputo.

Si Zen 6 con EPYC Venice mantiene la potencia del procesador, como media de la serie, en el entorno de 320 o 330 vatios debido al hipotético aumento de la frecuencia en Boost y Base, algo completamente razonable y esperado, el rendimiento bruto combinado con un consumo controlado encaja con ese +70% en rendimiento por vatio que vemos en la diapositiva.

Intel va a tener serios problemas para igualar la apuesta de AMD

No es un truco de presentación o puro vapor-ware. Es la suma real de más hilos, más rendimiento por núcleo, menos consumo por CCD y una topología interna capaz de escalar sin saturar los canales de memoria que, unido al N2P y sus mejoras citadas por TSMC, nos deja ese 70% como una métrica de rendimiento por vatio, que honestamente, parece bastante comedido, puesto que podría ser mejor realmente. Como media, es bastante acertada sin duda.

Lo relevante es que esta estructura muestra un cambio de estrategia. AMD deja de crecer añadiendo CCD y empieza a concentrar la fuerza en menos unidades, pero más densas, mientras divide la entrada y salida en 2 IOD para que los 256 núcleos tengan el ancho de banda que necesitan. Si las especificaciones finales se parecen a lo que muestra esta diapositiva, EPYC Venice no solo será más rápido, será un rediseño profundo de cómo deben escalar los procesadores de servidor a partir de ahora, siendo Zen 6 el camino más óptimo en cuanto a densidad y rendimiento por vatio.

De hecho, es más que probable que Intel no pueda replicar, o superar, estos datos de Zen 6 EPYC Venice hasta entrar con sus Xeon en Intel 14A como nodo litográfico de vanguardia… Salvo que sorprendan con una arquitectura mejor a Diamond Rapids, ¿quizás Coral Rapids sea ese salto? Veremos ya a finales de 2027 si lo pueden hacer o si, como se espera, AMD dé un paso de gigante con Zen 6 EPYC Venice en densidad y rendimiento por vatio frente a los azules.