AMD adelgazó la 3D V-Caché 2.0 de los Ryzen 9000X3D para mejorar la velocidad y temperatura de las CPU

Los Ryzen 9000X3D han sido todo un éxito y están liderando las ventas hasta el punto de que Intel prácticamente está desterrada del mercado, al menos del europeo. La principal mejora fue el 3D V-Cache 2.0, ya que con esta generación se invirtió el orden de conexión entre CCD y SRAM, pero lo que no sabíamos hasta ahora es que AMD adelgazó tanto uno como la otra a niveles realmente increíbles, todo gracias a TSMC.

Hablamos de unas métricas realmente increíbles, además, hablan de silicio Dummy, el cual formaría parte de la SRAM como tal, dando a entender de que esta memoria es prácticamente un silicio vacío en su gran mayoría, pero, ¿qué mejoras hay exactamente?

AMD adelgazó su 3D V-Cache 2.0 a menos de 10 micrómetros

El analista de semiconductores Tom Wassick, mediante una serie de comentarios en X, deja claras las mejoras de AMD en estos Ryzen 9000X3D:

• Tanto el CCD como la SRAM están adelgazados (menos de 10 µm), por lo que un óxido de silicio grueso "dummy Si" está unido a la pila (stack).
• El área de silicio de la SRAM es mayor que la del CCD; hay un "oxide edge" de 50 µm en el CCD.
• Como en la segunda generación, los BPV (Backside Power Vias) están terminados en el aluminio del CCD.
• Solo se observó un espaciado de 15 µm entre TSV en la vista.
• Los BEOL de los dos chips son más gruesos que el silicio restante de cada chip.
• El enlace de óxido de silicio dummy parece más delgado.
• Incluyendo los BEOL, la pila de chips tiene un grosor de unos 40-45 µm.
• El grosor total de la pila es cercano a 800 µm, de los cuales 750 µm corresponden al silicio dummy en la parte superior.
• Grosor de silicio de la SRAM: 6 µm.
• Grosor de silicio del CCD: 7,2 µm.
• Aislante entre el CCD y el Si slab: 425 nm, 2 materiales distintos.
• Se observan pasos de TSV de 10 µm y 19 µm.
• El ataladrado de TSV es de 2 µm, con un diámetro de cobre de 1,5 µm.
• 14 niveles de cobre + aluminio para la SRAM.
• 18 niveles de cobre + aluminio para el CCD.

¿Cuánto mejora la nueva caché vertical para estos Ryzen 9000X3D?

Lo que podemos decir es que, sobre lo que sabemos, es que AMD ha bajado 2 micrómetros la distancia entre TSV, y esto es extremadamente importante dado que hablamos de un grosor de menos de 10 micrómetros. Por ello, en total, sumando CCD+SRAM, tenemos un máximo de 45 micrómetros, con un total de espesor con el sustrato de 800 micrómetros.

Lo curioso, es que de esos 800 micrómetros casi 750 son Dummy, es decir, están vacíos, solo son de interconexión, donde además, entre el CCD y la SRAM a modo de 3D V-Cache 2.0, como se adelgazó, se tuvo que usar una capa de unión, de óxido como dice Wassick.

Lo siguiente son las imágenes con microscopio electrónico de barrido, y eso debería de mostrarnos físicamente todo lo referenciado, lo cual será más impresionante si cabe, mostrando la tecnología SoIC-X a fondo por parte de TSMC. Hasta entonces, solo queda esperar.